在上海举行的半导体行业会议上，华为披露了一项全新的芯片设计方法，并宣称该方法有望在五年内助其达到尖端半导体性能。这标志着在中国寻求技术自给自足的背景下，面对持续的美国出口限制，一项显著的进展。
华为介绍，这项新方法摆脱了传统的晶体管微缩路径，转向了堆叠式架构设计，旨在绕开对2019年美国制裁下受限的极紫外（EUV）光刻设备的依赖。公司将此次发展定位为中国加强国内半导体供应链的广泛努力的一部分，以应对华盛顿持续实施的技术管制。
华为表示，其未来的麒麟处理器目标是到2031年实现与1.4纳米级工艺相当的晶体管密度，这使得其长期路线图与全球领先芯片制造商设定的下一代目标保持一致。台积电（TSMC）已表示预计未来几年将开始1.4纳米生产，而目前中国最先进的国内制造能力估计约为7纳米水平。
华为的半导体部门概述了其命名为“LogicFolding”的设计方法，该方法将芯片架构重构为垂直堆叠的层，而非仅仅依赖缩小晶体管尺寸。公司还引入了一个名为“Tau Scaling Law”的框架，通过三维设计方法专注于减少芯片内的数据传输时间。华为将这一概念定位为摩尔定律的替代方案。摩尔定律几十年来一直指导着半导体发展，但目前普遍认为其正接近物理和经济极限。
此次发布正值中美两国在先进计算技术，包括半导体和人工智能系统方面战略竞争加剧之际。美国收紧了对芯片设计软件、制造工具和先进半导体设备的出口管制，而中国则加大了对国内芯片研发的国家支持投资，作为其更广泛产业政策的一部分。
行业分析师指出，尽管架构创新可能会提高效率，但制造瓶颈仍然显著。包括热管理、系统集成和生产可扩展性等问题，持续挑战着追赶全球领先制造能力的努力。
华为在半导体领域的这一举措，是在其此前一系列里程碑之后进行的，这些里程碑包括2023年发布搭载国产5G芯片的Mate 60系列智能手机，使其尽管受到制裁仍备受关注。
